(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-221598

(43)公開日 平成7年(1995)8月18日

(51) Int.Cl.6

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 3 H 17/02

D 8842-5 J A 8842-5 J

審査請求 未請求 請求項の数8 OL (全 14 頁)

(21)出顧番号

(22)出願日

特願平6-8366

平成6年(1994)1月28日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 安田 信行

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 小池 晃 (外2名)

(54) 【発明の名称】 標本化周波数変換装置

(57)【要約】

【構成】 再標本化用パッファメモリ2は、入力端子1から入力された入力標本化周波数Fsiの入力信号Dsiを記憶する。補間処理回路3は、再標本化用パッファメモリ2からの読み出し信号に補間処理を施す。標本化周波数比検出回路7は、入力端子5から供給される入力標本化周波数Fsiと入力端子6から供給される出力標本化周波数Fsoとの現在の標本化周波数比Rnを検出し、該現在の標本化周波数比Rnと一検出周期前の過去の検出値Rn-1に基づいて新たな標本化周波数比Rn.NEWを検出する。コントローラ8は、新たな標本化周波数比Rn.NEWを検出する。コントローラ8は、新たな標本化周波数比Rn.NEWを検出する。コントローラ8は、新たな標本化周波数比Rn.NEWから再標本化用パッファメモリ2及び補間処理回路3を制御する。

【効果】 一定時間継続的に標本化周波数比が変化し続けても再標本化時刻アドレスの誤差の累積を発生させず、よってバッファメモリの容量を増大させることなく、かつ、変化速度及び変化量の制限を不要とする。



標本化開波数変換装置のブロック図

【特許請求の範囲】

【請求項1】 入力信号の標本化周波数を任意の標本化 周波数に変換する標本化周波数変換装置において、

上記入力信号を記憶する記憶手段と、

上記記憶手段から読み出された信号を補間処理する補間 処理手段と、

上記入力信号の標本化周波数と上記任意の標本化周波数 との標本化周波数比を検出し、該検出値及び過去の検出 値に基づいて新たな標本化周波数比を検出する標本化周 波数比検出手段と、

上記標本化周波数比検出手段の新たな標本化周波数比に 応じて上記記憶手段及び上記補間処理手段を制御する制 御手段とを有することを特徴とする標本化周波数変換装 置。

*【請求項2】 上記標本化周波数比検出手段は、新たな 標本化周波数比Rn.NEWを、現在の検出値Rnの2倍の値 2 Rnから過去の検出値 Rn-1を減算して、

2

Rn.NEW = 2Rn - 1

の式により求めることを特徴とする請求項1記載の標本 化周波数变换装置。

【請求項3】 上記標本化周波数比検出手段は、新たな 標本化周波数比Rn.NEWを、現在の検出値Rnと、該現在 の検出値Rnと過去の検出値Rn-1との差分値ARnのk (k<1) 倍値k △Roと、(1-k) * (△Ro-m) の mの1から無限大までの項の総和値としての無限級数と を加算して、

【数1】

 R_{n} , $NEW = R_{n} + k \Delta R_{n} + \sum_{k=1}^{\infty} (1 - k)^{k} (\Delta R_{n-m})$

の式により求めることを特徴とする請求項1記載の標本 化周波数变换装置。

【請求項4】 上記標本化周波数比検出手段は、上記入 カ信号の標本化周波数と上記任意の標本化周波数の内の 20 一方の標本化周波数の周期に対して充分高速でかつ他方 の標本化周波数の整数倍のクロックで、上記一方の標本 化周波数の周期を計数することを特徴とする請求項1記 載の標本化周波数変換装置。

【請求項5】 上記補間処理手段は、上記制御手段によ り上記記憶手段から読み出された信号に対して上記制御 手段から供給される制御信号に応じたオーバーサンプリ ング処理を施すことにより隣合った二個のオーバーサン プリングデータを求め、さらにこれら二個のオーバーサ 求項1記載の標本化周波数変換装置。

【請求項6】 上記入力信号の標本化周波数が上記任意 の標本化周波数よりも高いときには、上記補間処理手段 の出力信号に帯域制限を施すことを特徴とする請求項1 記載の標本化周波数変換装置。

【請求項7】 上記標本化周波数比検出手段は、短い時 間周期と長い時間周期で上記入力信号の標本化時間周期 と上記任意の標本化周波数との標本化周波数比を検出 し、該短い時間周期及び該長い時間周期での現在の検出 間周期での新たな標本化周波数比を検出し、該2つの新 たな標本化周波数比を切り換えて出力することを特徴と する請求項1記載の標本化周波数変換装置。

【請求項8】 上記標本化周波数比検出手段は、短い時 間周期での新たな標本化周波数比と長い時間周期での新 たな標本化周波数比との所定の精度内での一致又は不一 致を判別し、一致のときには上記長い時間周期での標本 化周波数比を、不一致のときには上記短い時間周期での 標本化周波数比を選択して出力することを特徴とする請 求項1記載の標本化周波数変換装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、入力信号の標本化周波 数を再標本化して任意の標本化周波数に変換する標本化 周波数変換装置に関する。

[0002]

【従来の技術】最近、オーディオ信号を光ケーブルや同 軸ケーブル等を用いてディジタル信号のまま伝送し、デ ィジタルオーディオインターフェースを介して再生する ようなディジタルオーディオ信号再生装置が普及するよ うになった。このディジタルオーディオ信号再生装置に おいては、ディジタルオーディオ信号受信時に位相比較 器と電圧制御発振器(以下、VCOという。)とで構成 ンプリングデータに直線補間を施すことを特徴とする請 30 されるフェーズロックループ(以下、PLLという。) を用いてクロックを生成している。しかし、このクロッ ク生成時にPLLのVCOによるジッタのためにディジ タル/アナログ(以下、D/Aという。)変換処理特性 を劣化させてしまうことがある。このため、コンパクト ディスク(以下、CDという。)プレーヤ、ディジタル オーディオテープ(以下、DATという。)プレーヤ等 のディジタルオーディオ信号記録媒体を再生するような 装置において、クオーツクロックを用いてディジタルオ ーディオ信号をD/A変換処理によりアナログオーディ 値及び過去の検出値に応じて、短い時間周期及び長い時 40 オ信号に変換し、その後にアナログオーディオ信号を伝 送したほうが歪のない良好なオーディオ信号を得ること ができるという場合がある。

> 【0003】また、現在、ディジタルオーディオ信号の ソースとなる記録媒体、例えば、CD、CDよりも小型 の光ディスク、DAT、DATよりも小型のディジタル オーディオテープにおいては、ディジタルオーディオ信 号記録時の標本化周波数は、例えば、44.1KHz、48KHz、32 KH2のいずれかであり、統一されていない。また、記録 媒体ではないがディジタルオーディオ信号のソースとな 50 る衛星放送(以下、BSという。)も、標本化周波数

は、上記標本化周波数のうちのいずれかである。このため、例えば、標本化周波数が48KHzであるDATとBSからのディジタルオーディオ信号を標本化周波数が44.1 KHzである小型光ディスクに記録する場合には、この標本化周波数が48KHzであるDATとBSのディジタルオーディオ信号をD/A変換処理によりアナログ信号に変換し、その後、再度アナログ/ディジタル(以下、A/Dという。)変換処理により、標本化周波数が44.1KHzのディジタルオーディオ信号に変換しなければならず、歪等による特性劣化が避けられなかった。

【0004】また、DATを用いてディジタルオーディオ信号をミキシング録音するような場合において、ミキシングの対象となる各々のディジタルオーディオ信号は、標本化周波数や同期方法が異なる場合、各々アナログ信号に変換してからミキシングすることが必要となる。

【0005】以上のように、クロックジッタの発生による性能劣化、異なる標本化周波数による再生ディジタルオーディオ信号の劣化を防止し、自由な標本化周波数変換によるディジタルミキシングを実現するには、非同期 20型の標本化周波数変換装置の開発が望まれてきた。

【0006】一般に、この標本化周波数変換装置は、標本化周波数Fsiで入力された信号を標本化周波数Fsoで再標本化するための再標本化点の特定に再標本化時間アドレスは、入力信号の標本化周波数(以下、入力標本化周波数という。)Fsiと再標本化される信号の標本化周波数(以下、出力標本化周波数という。)Fsoとの比に応じて生成される。

【0007】具体的には、入力標本化周波数Fsiと出力 30 標本化周波数Fsoの標本化周波数比Rを、出力標本化周波数Fsoの原本化周波数比Rを、出力標本化周波数Fsi の外倍の周期 t (=N・Tso)を入力標本化周波数Fsi のM倍の入力基準クロック(以下、入力マスタークロックという。) MCKi (=M・Fsi) で計数することによって、FsiやMCKiやFso等のジッタ成分を平均化し除去しながら検出し、この標本化周波数比R及び再標本化時間を累積加算して再標本化時間アドレスを生成していた。そして、この再標本化時間アドレスにより、再標本化用パッファメモリ内に格納された再標本化点を競 40 み出すことによって、標本化周波数の変換を行っていた。

[0008]

【発明が解決しようとする課題】ところで、より高精度な標本化周波数変換すなわち再標本化時間アドレスを用いて再標本化周波数を得るための変換を行うためには、再標本化時間アドレスの分解能を向上することが必要となる。このため、上記倍率Nを大きくして入力標本化周波数Fsiと出力標本化周波数Fsoの標本化周波数LRを検出する検出周期(時間) tを増大させることが考えら 50

れる。しかし、この場合、入力標本化周波数Fsiと出力 標本化周波数Fsoを可変するような用途においては過度 的に標本化周波数比Rの値と現実のFsi/Fsoとに誤差 が生じてしまうという不都合が生じてしまう。

【0009】このため、高精度な標本化周波数の変換は、標本化周波数Fsiや再標本化周波数Fsoが一定であるという条件のもとで実現されていた。

【0010】また、一定時間継続的に標本化周波数比が変化し続けると再標本化時間アドレスの誤差が累積されてパッファメモリの容量を越えてしまう虞があり、変化速度及び変化量の制限やパッファメモリの増大を招いていた。これは、上述したように入力標本化周波数Fsiと出力標本化周波数Fsoを可変するような用途においては標本化周波数比Rの値と現実のFsi/Fsoとに、図13に示すように、誤差 ΔRが生じてしまうということによる。

【0011】一方、上記入力マスタークロックMCKiを高くして上記検出周期 t の短縮を考慮せず、再標本化時間アドレスの分解能を向上することも考えられる。しかし、この場合、カウンタ等の回路動作速度の限界や入力クロックジッタの吸収除去の問題が持ち上がる。このため単純に上記入力マスタークロックMCKiの周波数を高くして再標本化時間アドレスの分解能を向上させようとしても誤差の減少を可能にできるものの誤差の累積の防止を可能にできなかった。

【0012】本発明は、上記実情に鑑みてなされたものであり、一定時間継続的に標本化周波数比が変化し続けても再標本化時間アドレスの誤差の累積を発生させず、よってパッファメモリの容量を増大させることなく、かつ、変化速度及び変化量の制限を不要とする標本化周波数変換装置の提供を目的とする。

[0013]

【課題を解決するための手段】本発明に係る標本化周波 数変換装置は、入力信号の標本化周波数を任意の標本化 周波数に変換する標本化周波数変換装置において、上記 入力信号を記憶する記憶手段と、上記記憶手段から読み 出された信号を補間処理する補間処理手段と、上記入力 信号の標本化周波数と上記任意の標本化周波数との標本 化周波数比を検出し、該検出値及び過去の検出値に基づ いて新たな標本化周波数比を検出する標本化周波数比検 出手段と、上記標本化周波数比検出手段の新たな標本化 周波数比に応じて上記記憶手段及び上記補間処理手段を 制御する制御手段とを有することによって上記課題を解 決する。

【0014】この場合、上記標本化周波数比検出手段は、新たな標本化周波数比Rn.NEWを、現在の検出値Rnの2倍の値2Rnから過去の検出値Rn-1を減算して、

Rn. NEW = 2 Rn - 1

の式により求めるようにしてもよい。

【0015】また、上記標本化周波数比検出手段は、新

たな標本化周波数比Rn.NEWを、現在の検出値Rnと、該 現在の検出値Rnと過去の検出値Rn-1との差分値ARn のk (k<1) 倍値k △Rnと、(1-k) ■ (△Rnm) のmの1から無限大までの項の総和値としての無限* *級数とを加算して、 [0016] 【数2】

 $R_{\rm II}$, NEW = $R_{\rm II}$ + $k \Delta R_{\rm II}$ + $\sum_{k=1}^{\infty} (1-k)^{-k}$ ($\Delta R_{\rm II}$ -III)

【0017】の式により求めるようにしてもよい。

【0018】また、上記標本化周波数比検出手段は、上 記入力信号の標本化周波数と上記任意の標本化周波数の 内の一方の標本化周波数の周期に対して充分高速でかつ 10 他方の標本化周波数の整数倍のクロックで、上記一方の 標本化周波数の周期を計数することによって標本化周波 数比を検出するようにしてもよい。

【0019】また、上記補間処理手段は、上記制御手段 により上記記憶手段から読み出された信号に対して上記 制御手段から供給される制御信号に応じたオーパーサン プリング処理を施すことにより隣合った二個のオーバー サンプリングデータを求め、さらにこれら二個のオーバ ーサンプリングデータに直線補間処理を施すことが好ま しい。

【0020】ここで、上記オーパーサンプリング処理に よる二個のオーパーサンプリングデータは2つの非巡回 形フィルタにより得られる。

【0021】また、上記入力信号の標本化周波数が上記 任意の標本化周波数よりも高いときには、上記補間処理 手段の出力信号に帯域制限を施すことが好ましい。

【0022】また、上記標本化周波数比検出手段は、短 い時間周期と長い時間周期で上記入力信号の標本化時間 周期と上記任意の標本化周波数との標本化周波数比を検 出し、該短い時間周期及び該長い時間周期での現在の検 30 出値及び過去の検出値に応じて、短い時間周期及び長い 時間周期での新たな標本化周波数比を検出し、該2つの 新たな標本化周波数比を切り換えて出力することが好ま しい。

【0023】また、上記標本化周波数比検出手段は、短 い時間周期での新たな標本化周波数比と長い時間周期で の新たな標本化周波数比との所定の精度内での一致又は 不一致を判別し、一致のときには上記長い時間周期での 標本化周波数比を、不一致のときには上記短い時間周期 での標本化周波数比を選択して出力するようにしてもよ 40

【0024】この一致又は不一致の判別は、短い時間周 期での標本化周波数比と長い時間周期での標本化周波数 比を比較手段によって比較することによって行われる。 所定の精度内での判別とは、長い時間周期での標本化周 波数比と、短い時間周期での標本化周波数比とを所定の 桁数の範囲だけ比較することによって行うことができ る。例えば、標本化周波数比をディジタル値として扱う 場合、ピット数の多い標本化周波数比の最上位ピットか ら所定のビット(例えば、ビット数の少ない標本化周波 50 波数比Rn,NEWを検出する標本化周波数比検出回路?

数比の全ピット数に応じた)までと、ピット数の少ない 標本化周波数比の全ピットを比較することによる。

6

【0025】また、上記制御手段は、上記記憶手段にデ ータ読み出しアドレスである上記再標本化時間アドレス とデータ書き込みアドレスとを供給している。また、上 記制御手段は、上記補間処理手段に上記オーバーサンプ リング処理に使われるオーバーサンプリング係数の選択 制御信号と、上記直線補間処理に使われる先行リーディ ング用及び後追いトレーリング用の直線補間係数を供給 している。

[0026]

【作用】標本化周波数比検出手段は、入力信号の標本化 周波数と任意の標本化周波数との標本化周波数比を検出 20 し、該現在の検出値及び一検出周期前の過去の検出値に 基づいて新たな標本化周波数比を求め制御手段に出力す る。このため、制御手段は新たな標本化周波数比に応じ て記憶手段及び補間処理手段を制御するので、一定時間 継続的に標本化周波数比が変化し続けても再標本化時刻 アドレスの誤差の累積を発生させず、よってバッファメ モリの容量を増大させることなく、かつ、変化速度及び 変化量の制限を不要とする。

[0027]

【実施例】以下、本発明に係る標本化周波数変換装置の 好ましい実施例を図面を参照しながら説明する。

【0028】先ず、第1実施例について、図1を参照し ながら説明する。この第1実施例は、入力端子1から入 力された信号Dsiの標本化周波数Fsiを再標本化して任 意の標本化周波数Fsoの信号Dsoに変換する標本化周波 数変換装置であり、入出力系が完全に非同期な標本化周 波数変換処理、すなわち、入出力信号間に同期関係の無 い自由な比率の標本化周波数変換処理を実現する。以 下、入力信号Dsiの標本化周波数Fsiを入力標本化周波 数Fsiとし、任意の標本化周波数Fsoを出力標本化周波 数Fsoとする。

【0029】この第1実施例の標本化周波数変換装置 は、入力端子1から入力された入力標本化周波数Fsiの 入力信号Dsiを書き込むと共に読み出す再標本化用のパ ッファメモリ2と、この再標本化用パッファメモリ2の 出力信号を補間する補間処理回路3と、入力端子5から 供給される上記入力標本化周波数Fsi情報と入力端子6 から供給される上記出力標本化周波数Fso情報とから標 本化周波数比Rnを検出し、該現在の検出値Rnと一検出 周期前の過去の検出値Rn-1に基づいて新たな標本化周

と、この標本化周波数比検出回路7の新たな標本化周波 数比Rn. NEWから再標本化用パッファメモリ2及び補間 処理回路3を制御するコントローラ8とを有しており、 このコントローラ8によって補間処理が施された補間処 理回路3は、出力端子4から出力標本化周波数Fsoの信 号Dsoを出力する。

【0030】標本化周波数比検出回路7は、現在の標本*

となる。この新たな標本化周波数比Rn.NEWは、コント ローラ8に出力される。

【0031】コントローラ8は、標本化周波数比検出回 路7から供給される新たな標本化周波数比Rn.NEWに応 じてデータ読み出しアドレスである再標本化時間アドレ スを生成し、再標本化用パッファメモリ2に供給してい る。また、コントローラ8は、再標本化用パッファメモ リ8にデータ書き込みアドレスも供給している。また、 コントローラ8は、上記新たな標本化周波数比Rn. NEW に応じて、補間処理回路3で行われるオーバーサンプリ ング処理に使われるオーバーサンプリング係数の選択制 御信号と、直線補間処理に使われる先行リーディング用 20 及び後追いトレーリング用の直線補間係数を生成し、該 補間処理回路3に供給している。

【0032】補間処理回路3は、上記再標本化時間アド レスを基に再標本化用パッファメモリ2から必要なデー 夕群を読み出し、例えば非巡回形(以下、FIRとい う。) フィルタ処理によって再標本化時間アドレスに対 応した隣合った二個の高次補間データを作り、さらにそ の各々のデータに直線補間を施してから加算を行うこと によって出力標本化周波数Fsoの信号Dsoを生成する。

【0033】したがって、この第1実施例の標本化周波 30 数変換装置は、入力標本化周波数Fsiと出力標本化周波 数Fsoから現在の標本化周波数比Rnを計測し、該現在 の検出値Rn及び過去の検出値Rn-1に基づいて新たな標 本化周波数比Ra.NEWを求め、コントローラ8に出力し ている。このため、コントローラ8は、図5のような誤 差の累積することのない値(新たな標本化周波数比Rn. NEW) から再標本化時間アドレスを生成することができ るので、再標本化用パッファメモリ2にオーパーフロー やアンダーフローを生じさせず、再標本化用バッファメ モリ2の容量を増大させることなく、安定な標本化変換 40 処理を行うことができる。

【0034】次に、第2実施例について図3乃至図5を 参照しながら説明する。この第2実施例も図3に示すよ うに、上述した第1実施例と同様に、入力端子11から 入力された信号Dsiの標本化周波数Fsiを再標本化して 任意の標本化周波数Fsoの信号Dsoに変換する標本化周 波数変換装置であり、入出力系が完全に非同期な標本化 周波数変換処理、すなわち、入出力信号間に同期関係の 無い自由な比率の標本化周波数変換処理を実現する。以 下、入力信号Dsiの標本化周波数Fsiを入力標本化周波 50 を計数するカウンタ30と、このカウンタ30からのカ

*化周波数比Rnの2倍の値から過去の検出値Rn-1を減算 して、新たな標本化周波数比Rn. NEWを求める。これ は、図5に示すように、現在の標本化周波数比Rnと過 去の検出値Rn-1との減算値 ARnを現在の標本化周波数 比Rnに加算することにより、新たな標本化周波数比R D. NEWとしているためである。すなわち、新たな標本化 周波数比Rn.NEWは、

 $Rn. NEW = Rn + \Delta Rn = Rn + (Rn - Rn - 1) = 2Rn - Rn - 1 \cdot \cdot \cdot (1)$

数Fsiとし、任意の標本化周波数Fsoを出力標本化周波 10 数Fsoとする。

【0035】この第2実施例の標本化周波数変換装置は 図3に示すように、入力端子11から入力された入力標 本化周波数Fsiの入力信号Dsiを再標本化用の8Fsiに オーバーサンプリング処理する8Fsオーバーサンプリ ングフィルタ12と、この8Fsオーパーサンプリング フィルタ12で8Fsとされた入力信号を書き込むと共 に読み出す再標本化用のパッファメモリ13と、この再 標本化用パッファメモリ13の出力信号を補間する補間 処理回路14と、入力端子22から供給される標本化周 波数Fsiの整数倍の入力基準クロック(以下、入力マス タークロックという。)MCKi (=M・Fsi) で入力 端子23から供給される標本化周波数Fsoの周期(以 下、出力標本化周期という。) TsoのN倍の周期 t (= N・Tso)を計数することによって分解能を向上した現 在の標本化周波数比Rnを計測し、この現在の標本化周 波数比Rnと一検出周期前の過去の標本化周波数比Rn-1 に基づいて新たな標本化周波数比Rn. NEWを求める標本 化周波数比検出回路24、この標本化周波数比検出回路 24で検出された新たな標本化周波数比Rn.NEWに応じ て再標本化用パッファメモリ13及び補間処理回路14 を制御するコントローラ25、このコントローラ25に よって補間処理が制御された補間処理回路14からの出 カ信号の標本化周波数を間引きし例えば2, 4, 8倍の 出力標本化周波数Fsoとすると共に、かつその一をマル チプレクサ19aにより切り換え選択する再標本化周波 数信号出力回路19と、この再標本化周波数信号出力回 路19からの出力信号に帯域制限を施し、出力端子21 から出力標本化周波数Fsoの出力信号Dsoを出力する帯 域制限フィルタ20とを有して成る。

【0036】8Fsオーパーサンプリングシルタ12で 作られた標本化周波数8Fsiのディジタル信号は、上述 したように再標本化用パッファメモリ13に入力される が、この再標本化用パッファメモリ13は、例えば、2 0ピット64ワードのパッファRAMであり、入力標本 化周波数時間の8倍のパッファとなる。

【0037】標本化周波数比検出回路24は、図4にそ の構成を示すように、入力端子22から供給される入力 マスタークロックMCKiにより入力端子23aから入 力される時間周期 t での整数倍の標本化周期Ns・Tso

ウント出力を上記Ns・Tsoを基にラッチするラッチ3 1とを有してなる。

【0038】カウンタ30でNs・Tsoを入力マスタークロックMCKiによりカウントし、そのカウント結果をラッチ31でラッチすることにより、周期tsでの現在の標本化周波数比Rnが求められることになる。

【0039】この標本化周波数比検出回路4は、上述した第1実施例の標本化周波数比検出回路7と同様に、現在の標本化周波数比Rnの2倍の値から一検出周期前の過去の検出値Rn-1を減算して、新たな標本化周波数比 10 Rn.NEWを求める。これは、図2に示すように、現在の標本化周波数比Rnと過去の検出値Rn-1との減算値 ΔRnを現在の標本化周波数比Rnに加算することにより、新たな標本化周波数比Rn.NEWとしているためである。すなわち、新たな標本化周波数比Rn.NEWとしているためである。すなわち、新たな標本化周波数比Rn.NEWは、上記(1)式と同様に示される。

【0040】コントローラ25は、図4にその構成を示すように、標本化周波数比検出回路24から供給される新たな標本化周波数比Rn.NEWを加算回路32及びフリップフロップ回路32を用いて累積加算し、再標本化用 20パッファメモリ13のデータ読み出しアドレスを生成している。また、コントローラ25は、加算回路32及びフリップフロップ回路33を用いて、補間処理回路14へのオーバーサンプリング用の係数を選択制御刷る信号と、先行リーディング用及び後追いトレーリング用の直線補間係数LIP.F.L及びLIP.F.Tを生成している。

【0041】これらデータ読み出しアドレス、オーバーサンプリング用係数選択制御信号及び直線補間係数は、例えば、一つのデータ列の上位ピット範囲、中位ピット範囲及び下位ピット範囲のデータとして、このコントロ 30 ーラ25から出力される。

【0042】ここで、フリップフロップ回路33は、Dフリップフロップ回路であることが好ましく、入力端子34からは、この第2実施例の出力信号の標本化周波数8Fsoに合わせて8Fsoのクロックが供給されている。もちろん、出力信号の標本化周波数が4又は2Fsoである場合には、4又は2Fsoのクロックが供給される。また、入力端子35からはイニシャライズ信号が供給される。

【0043】補間処理回路14は、図3に示すように、 上記コントローラ25から供給されたデータ読み出しア ドレスである再標本化時間アドレスにより再標本化用バ ッファメモリ13から読み出されたデータにオーバーサ ンプリング処理を施すと共に、直線補間を施すFIRフィルタ(L)&×LIP.F.L15及びFIRフィルタ(L)&×LIP.F.T17と、これらFIRフィルタ(L)&×LIP.F.T17に オーバーサンブリング用の係数を供給する係数ROM16と、FIRフィルタ(L)&×LIP.F.L15の出力信号とFIRフィルタ(T)&×LIP.F.L15の出力信号とFIRフィルタ(T)&×LIP.F.L15の出力信号と を加算する加算器18とを有して成る。ここで、係数ROM16は、例えば、24ビット7ワードのオーバーサンプリング係数を32個持っている。

10

【0044】この補間処理回路14の動作を図5を参照しながら説明する。再標本化用パッファメモリ13は、コントローラ25から供給される読み出しアドレスに基づいてFIRフィルタ(L)&×LIP.F.L15及びFIRフィルタ(T)&×LIP.F.T17に図5の(A)に示すようなTsi/8毎の例えば7個のデータを供給する。FIRフィルタ(L)&×LIP.F.L15及びFIRフィルタ(T)&×LIP.F.T17は、再標本化用パッファメモリ13から供給された例えば7個のデータに、係数ROM16から読み出した例えば7個の係数を積和演算して、それぞれ256Fsiのデータを生成する。

【0045】この256Fsiのデータの隣合った2つのデータを示すのが図5の(B)である。図5の(A)、図5の(B)に示した破線包囲領域E1は、Tsi/8であり、図5の(B)に示した破線包囲領域E2は、Tsi/256間隔の256Fsiの隣合った2つのデータである。

【0046】次に、FIRフィルタ(L)&×LIP.F.L1 5及びFIRフィルタ(T)&×LIP.F.T17は、コントローラ25から供給される直線補間係数をTsi/256間隔の隣合った2つのデータに乗じてから加算器18により加算し、図5の(C)に示すような直線補間を行う。

【0047】このようなオーバーサンプリングと直線補間を繰り返すことにより、この第2実施例は、図5の(D)に示すような標本化周波数FsoのデータDsoを生成する。

【0048】ここで、直線補間係数について説明しておく。直線補間係数としては、リーディング先行データ用係数LIP. F. Lと、トレーリング後追いデータ用係数LIP. F. Tとがある。これらの直線補間係数は、コントローラ25において、累積加算された値の下位のデータ、例えば12ビットを用いて生成する。具体的には、トレーリング後追いデータ用係数LIP. F. Tは、下位12ビットデータ、リーディング先行データ用係数LIP. F. Lは、下位12ビットの1の補数によって与えられる。

7 【0049】図5の(C)には、破線包囲領域E3内の Tsi/256間隔の2つのデータDsa、Dsbに上記直線 補間係数を乗算して得たデータDsoを示す。

【0050】補間処理回路14から出力されるデータは8Fsoのデータである。この8Fsoのデータは、再標本化周波数信号出力回路19に供給される。この再標本化周波数信号出力回路19は、8Fsoに間引き処理を施し、4Fso又は2Fsoに変換し、8Fso、4Fso又は2Fsoのうちの一をマルチプレクサ19aで切り換え選択している。

号とFIRフィルタ (T) &×LIP.F.T17の出力信号と 50 【0051】帯域制限フィルタ20は、出力データにエ

リアシング雑音を発生させないためのフィルタである。 第1の標本化周波数FSiが出力標本化周波数Fsoよりも 髙いときには、エリアシング雑音が発生する虞があるの で、マルチプレクサ19aからの出力信号を帯域制限す る。

【0052】したがって、この第2実施例の標本化周波 数変換装置は、入力標本化周波数Fsiと出力標本化周波 数Fsoから現在の標本化周波数比Rnを計測し、該現在 の検出値Rn及び過去の検出値Rn-1に基づいて新たな標 本化周波数比Rn. NEWを求め、コントローラ25に出力 10 している。このため、コントローラ25は、図2のよう な誤差の累積することのない値(新たな標本化周波数比 Rn. NEW) から再標本化時間アドレスを生成することが できるので、再標本化用パッファメモリ13にオーバー フローやアンダーフローを生じさせず、再標本化用バッ ファメモリ13の容量を増大させることなく、安定な標 本化変換処理を行うことができる。さらに、出力信号と なる標本化周波数Fsoの出力信号Dsoは、エリアシング のない信号となる。

参照しながら説明する。この第3実施例も、上述した第 1 実施例、第2 実施例と同様に、入力された信号Dsiの 標本化周波数Fsiを再標本化して任意の標本化周波数F 80の信号Dsoに変換する標本化周波数変換装置であり、 入出力系が完全に非同期な標本化周波数変換処理、すな わち、入出力信号間に同期関係の無い自由な比率の標本 化周波数変換処理を実現する。以下、入力信号Dsiの標 本化周波数Fsiを入力標本化周波数Fsiとし、任意の標 本化周波数Fsoを出力標本化周波数Fsoとする。また、 この第3実施例の概略構成は、第2実施例の概略構成を 30 示した図3で示すことができる。この第3実施例と第2 実施例との相違点は、標本化周波数比検出回路24の具 体的構成並びに動作である。

【0054】以下、図3と、新たに図6乃至図8を参照 しながらこの第3実施例について説明するが、上述した 理由から標本化周波数比検出回路24の具体的構成並び に動作を中心として説明を進める。

【0055】この第3実施例の標本化周波数変換装置は 図3に示すように、8Fsオーパーサンプリングフィル タ12と、再標本化用のパッファメモリ13と、補間処 理回路14と、入力端子22から供給される標本化周波 数Fsiの整数倍の入力マスタークロックMCKi (=M ・Fsi) で入力端子23から供給される標本化周波数F soの周期(以下、出力標本化周期という。) TsoのN倍 の周期 t (=N・Tso) を短い時間周期 tsと長い時間 周期tlで計数することによって分解能を向上した標本 化周波数比を短い時間周期 t sと長い時間周期 t Lで、そ れぞれ検出し、短い時間周期ts及び長い時間周期tLで の現在の検出値Rns及びRnLと、過去の検出値Rns-1及 びRnL-1に基づいて、短い時間周期 t s及び長い時間周 50 比Rns.NEW及びRnL.NEWを検出する。

期 t L での新たな標本化周波数比 R ns. NEW 及び R nL. NEW を検出し、該新たな標本化周波数比Rns.NEW及びRnL.N EWを切り換えて出力する標本化周波数比検出回路24 と、この標本化周波数比検出回路24で検出された新た な標本化周波数比Rns. NEW及びRnL. NEWから再標本化用 パッファメモリ13及び補間処理回路14を制御する制 御信号を生成する制御信号生成手段であり、かつ制御手 段であるコントローラ25、再標本化周波数信号出力回 路19と、帯域制限フィルタ20とを有して成る。

【0056】標本化周波数比検出回路24は、図6にそ の構成を示すように、入力端子22から供給される入力 マスタークロックMCKiにより、入力端子23aから 入力される短い時間周期 t sでの整数倍の標本化周期Ns ・Tsoを計数する短周期カウンタ40と、この短周期カ ウンタ40からのカウント出力を上記Ns・Tsoを基に ラッチするラッチ41と、入力端子22から供給される 入力マスタークロックMCKiにより入力端子23bか ら入力される長い時間周期 t L での整数倍の標本化周期 NL・Tsoを計数する長周期カウンタ42と、この長周 【0053】次に、第3実施例について図6乃至図8を 20 期カウンタ42からのカウント出力を上記NL・Tsoを 基にラッチするラッチ43と、ラッチ41のラッチ出力 とラッチ43のラッチ出力とを比較する比較回路44 と、この比較回路44での比較結果に応じていずれかの ラッチ出力をコントローラ25に選択して出力する選択 回路45とを有してなる。

> 【0057】短周期カウンタ40でNs・Tsoを入力マ スタークロックMCKiによりカウントし、そのカウン ト結果をラッチ41でラッチすることにより、短周期 t sでの現在の標本化周波数比Rnsが求められることにな る。また、長周期カウンタ42でNL・Tsoを入力マス タークロックMCKiによりカウントし、そのカウント 結果をラッチ43でラッチすることにより、長周期tL での現在の標本化周波数比RnLが求められることにな る。すなわち、ラッチ41でのラッチ周期が短周期 ts であり、ラッチ43でのラッチ周期が長周期tLであ る。このラッチ周期 ts及び tLは、想定される入出力標 本化周波数比変化率最大時の変換における標本化周波数 比RnLの実時間に対する誤差と標本化周波数比Rnsの分 解能が一致するように決定する。

【0058】ここで、入力マスタークロックMCKi は、Ns・Tso及びNL・Tsoに充分高速であり、かつ上 述したように入力標本化周波数Fsiの整数倍Mのクロッ クである。

【0059】この標本化周波数比検出回路4は、短周期 tsでの現在の標本化周波数比Rns及び長周期 tlでの現 在の標本化周波数比RoLから、短周期ts及び長周期tL での一検出周期前の過去の標本化周波数比Rns-1及びR nl-1とを求め、さらに、これらの各検出値から、短い時 間周期ts及び長い時間周期tLでの新たな標本化周波数

【0060】短周期tsにおいて、標本化周波数比検出 回路24は、現在の標本化周波数比Rnsの2倍の値から 過去の検出値Rns-1を減算して、新たな標本化周波数比 Rns. NEWを検出する。これは、図7に示すように、現在*

*の標本化周波数比Rnsと過去の検出値Rns-1との減算値 ΔRnsを現在の標本化周波数比Rnsに加算することによ り、新たな標本化周波数比Rns.NEWとしているためであ る。すなわち、新たな標本化周波数比Rns.NEWは、

14

Rns. NEW = Rns + Δ Rns = Rns + (Rns - Rns - 1) = 2 Rns - Rns - 1

 \cdots (2)

 \cdots (3)

となる。 ※の標本化周波数比RnLと過去の検出値RnL-1との減算値 【0061】長周期 t Lにおいて、標本化周波数比検出 ΔRnLを現在の標本化周波数比RnLに加算することによ 回路24は、現在の標本化周波数比RnLの2倍の値から り、新たな標本化周波数比RnL.NEWとしているためであ 過去の検出値R叫-1を減算して、新たな標本化周波数比 10 る。すなわち、新たな標本化周波数比R叫.NEWは、 RnL. NEWを検出する。これは、図8に示すように、現在※

 $RnL.NEW = RnL + \Delta RnL = RnL + (RnL - RnL-1) = 2 RnL - RnL-1$

る。

となる。

【0062】比較回路44は新たな標本化周波数比Rn 8. NEWと新たな標本化周波数比RnL. NEWとが所定の精度 内で一致するか又は不一致であるか判別する。この比較 回路44で新たな標本化周波数比Rns. NEWと新たな標本 化周波数比RnL.NEWとが一致又は不一致と判別すると、 この比較回路44はその情報に応じた選択制御信号を選 20 理回路14へのオーバーサンプリング用の係数読み出し 択回路45に供給する。

【0063】選択回路45は、比較回路44から供給さ れた選択制御信号に応じてラッチ41又はラッチ43か ら、新たな標本化周波数比Rns.NEWまたは新たな標本化 周波数比RnL.NEWを切り換え選択して出力する。

【0064】比較回路44での比較は、ピット数の多い 値である新たな標本化周波数比Ral.NEWと、ピット数の 少ない値である新たな標本化周波数比Rns. NEWとを比較 するが、その比較の際には、例えば、標本化周波数比R nL. NEWの最上位ピットから所定のピット(標本化周波数 30 る。 比Rns.NEWの全ピット数に応じた)までと、標本化周波 数比Rns.NEWの全ピットを比較することによる。このよ うにすれば、所定の範囲内において、その一致と不一致 とを判別することができる。この比較回路44は、新た な標本化周波数比RnL.NEWと新たな標本化周波数比Rn 8. NEWとが所定の精度内で一致していると判別すると、 選択回路45に長周期tsでの新たな標本化周波数比Rn L. NEWを選択して出力せよという選択制御信号を供給す る。一方、この比較回路44は、新たな標本化周波数比 Roll. NEWと新たな標本化周波数比 Ros. NEWとが所定の精 度内で不一致である判別すると、選択回路45に短周期 t Lでの新たな標本化周波数比 Rns. NEWを選択して出力 せよという選択制御信号を供給する。

【0065】選択回路45は、比較回路44から供給さ れる上記2つの選択制御信号によって、長周期 tlでの 新たな標本化周波数比RoL. NEW又は短周期 tsでの新た な標本化周波数比Rns.NEWをコントローラ25の加算器 46に出力する。

【0066】コントローラ25は、図6にその構成を示

長周期 t Lでの新たな標本化周波数比RnL. NEW 又は短周 期 tsでの新たな標本化周波数比Rns.NEWを加算回路 4 6及びフリップフロップ回路47を用いて累積加算し、 再標本化用パッファメモリ13のデータ読み出しアドレ スを生成している。また、コントローラ25は、加算回 路46及びフリップフロップ回路47を用いて、補間処 アドレスと、直線補間用の直線補間係数を生成してい

【0067】ここで、フリップフロップ回路47は、D フリップフロップ回路であることが好ましく、入力端子 48からは、この第3実施例の出力信号の標本化周波数 8 Fsoに合わせて8 Fsoのクロックが供給されている。 もちろん、出力信号の標本化周波数が4又は2下50であ る場合には、4又は2Fsoのクロックが供給される。ま た、入力端子49からはイニシャライズ信号が供給され

【0068】補間処理回路14の概略構成及び動作は、 図3及び図5を参照しながら説明した上述の第2実施例 のそれと同様であるので、ここでは説明を省略する。

【0069】したがって、この第3実施例の標本化周波 数変換装置は、入力標本化周波数Fsiの整数倍の入力マ スタークロックMCKi (=M・Fsi) で標本化周波数 Fsoの周期のN倍の周期t (=N・Tso) を、短い時間 周期 tsと長い時間周期 tlで計数することによって分解 能を向上した標本化周波数比を短い時間周期tsと長い 時間周期 t Lで、それぞれ検出し、短い時間周期 t s及び 長い時間周期 t L での現在の検出値R ns 及び R n L と、過 去の検出値Ros-1及びRoL-1に基づいて、短い時間周期 t s及び長い時間周期 t Lでの新たな標本化周波数比Rn s. NEW及びRnL. NEWを検出し、該短周期 t sでの新たな標 本化周波数比Rns. NEWと長周期 t L での新たな標本化周 波数比RnL.NEWが所定の精度内で一致した場合には、長 周期 t Lでの新たな標本化周波数比RnL, NEWを、不一致 の場合には、短周期tsでの新たな標本化周波数比RnL. NEWを累積加算して、標本化データ読み出しアドレス、 すように、標本化周波数比計測回路24から供給される 50 ROM係数選択制御信号、直線補間係数等の制御信号を

--726--

作成し、該制御信号によって再標本化用パッファメモリ 13、補間処理回路14を制御するので、再標本化用バ ッファメモリ13にオーバーフローやアンダーフローを 生じさせず、再標本化用パッファメモリ13の容量を増 大させることなく、安定な標本化変換処理を行うことが できる。また、出力信号となる標本化周波数Fsoの出力 信号Dsoにエリアシングを起こさせない。さらに、標本 化周波数比に応じて再標本化データ読み出しアドレス等 の制御信号の応答を高速とするか或は高精度とするかを 適応的に切り換え、異なる標本化周波数比による再生オ 10 ーディオデータ信号の劣化防止、自由な標本化周波数変 換によるミキシングの実現を図ることができる。

【0070】なお、本発明に係る再標本化周波数変換装 置は、再標本化周波数比計測回路を3個以上設けて高精 度と高速応答に細かく対応することも可能である。

【0071】また、本発明に係る再標本化周波数変換装 置は、標本化周波数比検出回路を図9のような構成とす ることも可能である。この図9に示すような標本化周波 数比検出回路を設けた実施例を他の実施例として以下に 説明する。なお、この他の実施例は、標本化周波数比検 20 出回路のみを上記第3実施例の標本化周波数変換装置と 異ならせた構成としているので、他の構成についての説 明はここでは省略する。

【0072】この他の実施例は、標本化周波数比検出回 路を構成するにあたり、上述した第3実施例のように短 周期カウンタと長周期カウンタを独立して設けるのでは なく、短周期カウンタを備えた短周期標本化周波数比検 出回路53の標本化周波数比Rsに対し、コントローラ の再標本化時刻アドレス生成のための加算回路44を時 分割で共用して累積加算を施して、適応的に新たな標本 30 化周波数比Rn. NEWを得るようにしており、長周期カウ ンタを省略することができる。

【0073】すなわち、この他の実施例の標本化周波数 比検出回路は、入力端子52から入力される信号の標本 化周波数Fsiをクロック分周器51から供給される分周 クロックで計数して求めた短周期 t sでの新たな標本化 周波数比Rns.NEWと、該標本化周波数比Rns.NEWを加算 回路54と累積加算ラッチ55とを用いて累積加算し長 周期ラッチ56で分周クロックを用いて計数することに よって得られた長周期 t Lでの新たな標本化周波数比Rn 40 L. NEWとの一致又は不一致を比較回路57で所定の精度 内で検出し、一致のときには長周期 t L での標本化周波 数比RnL.NEWを、不一致のときには短周期 t sでの標本 化周波数比Rns. NEWを選択回路58が選択してコントロ ーラに出力する。ここで、クロック分周器 5 1 は、入力 端子50から供給される基準クロックを分周して分周ク ロックを短周期標本化周波数比検出回路53、累積加算 ラッチ回路55及び長周期ラッチ回路56に供給してい

ウンタを備えた長周期標本化周波数比検出回路を不要と して、標本化周波数比に応じて再標本化時間アドレスの 生成の応答を髙精度とするか或は髙速とするかを適応的 に切り換え、標本化周波数の変動があまりないようなと きには高精度な標本化周波数の変換を行い、標本化周波 数の変動がある程度大きいときには高速な標本化周波数

16

【0075】さらに、本発明に係る標本化周波数変換装 置は、上述した第2実施例の標本化周波数変換装置の標 本化周波数比検出回路24を図10に示すように構成し てもよい。

の変換を行っている。

【0076】この図10に示す標本化周波数比検出回路 を設ける他の実施例(以下、図10に示す他の実施例と いう) も、上記(1)式で示されるように、現在の標本 化周波数比RIの2倍の値から一検出周期前の過去の検 出値Rn-1を減算して、新たな標本化周波数比Rn.NEWを 求めている。

【0077】すなわち、この図10に示す他の実施例 は、入力端子62から入力される信号の標本化周波数比 Fsiを標本化周波数比検出回路63が分周クロックで計 数することによって得た基準となる標本化周波数比Rn をDフリップフロップ64及び反転回路65を介して加 算回路67に供給し、該加算回路67にてピットシフト 器66を介した標本化周波数比Rnに加算している。ビ ットシフト器66は標本化周波数比Rnの2倍の値2Rn を得、Dフリップフロップ64及び反転回路65は標本 化周波数比Rnの一検出周期前の値Rn-1の逆符号の値-Rn-1を得る。よって、加算回路67では、上記(1) 式に示されるような演算が行われる。ここで、クロック 分周器61は、入力端子60から供給される基準クロッ クを分周した分周クロックを標本化周波数比検出回路6 3及びDフリップフロップ64に供給している。

【0078】したがって、この図10に示す他の実施例 は、入力標本化周波数Fsiと出力標本化周波数Fsoから 現在の標本化周波数比Rロを計測し、該現在の検出値Rロ 及び過去の検出値Rn-1に基づいて新たな標本化周波数 比Rn. NEWを求めている。このため、コントローラ25 は、図2のような誤差の累積することのない値 (新たな 標本化周波数比Rn.NEW)から再標本化時間アドレスを 生成することができるので、再標本化用パッファメモリ 13にオーバーフローやアンダーフローを生じさせず、 再標本化用パッファメモリ13の容量を増大させること なく、安定な標本化変換処理を行うことができる。

【0079】またさらに、本発明に係る標本化周波数変 換装置は、上述した第2実施例の標本化周波数変換装置 の標本化周波数比検出回路24を図11に示すように構 成してもよい。

【0080】この図11に示す標本化周波数比検出回路 を設ける他の実施例(以下、図11に示す他の実施例と 【 $0\ 0\ 7\ 4$ 】したがって、この他の実施例は、長周期カ 50 いう)は、入力端子 $7\ 2$ から入力される信号の標本化周

波数比Fsiを標本化周波数比検出回路73が分周クロッ クで計数することによって得た基準となる標本化周波数 比RnをDフリップフロップ74及び反転回路75を介 して加算回路76に供給し、該加算回路76にて標本化 周波数比Rnに加算している。Dフリップフロップ74 及び反転回路75は標本化周波数比Rnの一検出周期前 の値Rn-1の逆符号の値-Rn-1を得る。よって、加算回 路76は現在の標本化周波数比RIBと一検出周期前の標 本化周波数比Rn-1との差分ARnを出力する。

【0081】この差分 ARn は乗算回路 76 及び加算回 10 路80に供給される。乗算回路76は差分△Rnに係数 k(k<1)を乗算し、その乗算結果k A Rnを加算回 路78に供給する。加算回路80は差分ARIに後述す るDフリップフロップ82の出力信号を累積加算する。

【0082】加算回路80の出力信号は、乗算回路81 に供給され(1-k)と乗算される。この乗算回路81 の出力信号はDフリップフロップ82に供給される。D フリップフロップ82は、クロック分周器71から供給 される分周クロックを基に上記乗算回路81の出力信号 を計数し、m検出周期前の値を出力する。したがって、 加算回路80、乗算回路81及びDフリップフロップ8 2よりなる帰還系回路は、 (1-k) * (△Rn-m) の無*

 $R_{n.NEW} = R_{n} + k \Delta R_{n} + \sum_{k=0}^{\infty} (1 - k) \cdot (\Delta R_{n-m})$

[0087] CCT, $\Delta Rn = Rn - Rn - 1$, k < 1 Tる。

【0088】そして、この図11に示す他の実施例は、 この新たな標本化周波数比Rn. NEWをコントローラ25 に出力している。このため、コントローラ25は、図1 2のような誤差の累積することのない値(新たな標本化 周波数比Rn.NEW) から再標本化時間アドレスを生成す ることができるので、再標本化用パッファメモリ13に オーパーフローやアンダーフローを生じさせず、再標本 化用バッファメモリ13の容量を増大させることなく、 安定な標本化変換処理を行うことができる。

[0089]

【発明の効果】本発明に係る標本化周波数変換装置は、 入力信号の標本化周波数を任意の標本化周波数に変換す る標本化周波数変換装置において、上記入力信号を記憶 40 する記憶手段と、上記記憶手段から読み出された信号を 補間処理する補間処理手段と、上記入力信号の標本化周 波数と上記任意の標本化周波数との標本化周波数比を検 出し、該検出値及び過去の検出値に基づいて新たな標本 化周波数比を検出する標本化周波数比検出手段と、上記 標本化周波数比検出手段の新たな標本化周波数比に応じ て上記記憶手段及び上記補間処理手段を制御する制御手 段とを有するので、一定時間継続的に標本化周波数比が 変化し続けても再標本化時刻アドレスの誤差の累積を発 生させず、よってパッファメモリの容量を増大させるこ 50

*限級数を求める回路となる。

【0083】この帰還系回路の (1-k) * (△Rn-m) の無限級数は、加算回路78で乗算回路77からの乗算 結果k Δ R n に加算される。この加算回路78の加算出 力は加算回路79に供給される。加算回路79は、現在 の標本化周波数比Rnに加算回路78の加算出力を加算 して、新たな標本化周波数比Rn. NEWを出力する。

18

【0084】ここで、クロック分周器71は、入力端子 70から供給される基準クロックを分周した分周クロッ クを標本化周波数比検出回路73、Dフリップフロップ 74及びDフリップフロップ回路82に供給している。

【0085】したがって、この図11に示す他の実施例 は、入力標本化周波数Fsiと出力標本化周波数Fsoから 現在の標本化周波数比Rロを計測し、該現在の検出値Rロ に、Dフリッップフロップ74及び反転回路75から得 たk A Rnと、加算回路80、乗算回路81及びDフリ ップフロップ82よりなる帰還系回路の出力(1~k) 【△Rn-m】のmの1から無限大までの項の総和値とし ての無限級数とを加算し、次の(4)式に示すように新

[0086]

【数3】

20 たな標本化周波数比Rn.NEWを得ている。

となく、かつ、変化速度及び変化量の制限を不要とす る。

【図面の簡単な説明】

【図1】本発明の第1実施例の標本化周波数変換装置の 30 概略構成を示すプロック図である。

【図2】図1に示した第1実施例の標本化周波数変換装 置に設けられた標本化周波数比検出回路の動作を説明す るための図である。

【図3】本発明の第2実施例の標本化周波数変換装置の 概略構成を示すプロック図である。

【図4】図3に示した第2実施例の標本化周波数変換装 置の標本化周波数比検出回路とコントローラの概略構成 を示すプロック図である。

【図5】図3に示した第2実施例の標本化周波数変換装 置の補間処理回路の動作を説明するための図である。

【図6】本発明の第3実施例の標本化周波数変換装置に 用いる標本化周波数比検出回路とコントローラの概略構 成を示すプロック図である。

【図7】第3実施例の標本化周波数変換装置の標本化周 波数比検出回路の短周期での動作を説明するための図で

【図8】第3実施例の標本化周波数変換装置の標本化周 波数比検出回路の長周期での動作を説明するための図で

【図9】本発明の他の実施例の標本化周波数変換装置に

用いる標本化周波数比検出回路の概略構成を示すプロッ ク図である。

【図10】本発明に他の実施例の標本化周波数変換装置 に用いる標本化周波数比検出回路の概略構成を示すプロ

【図11】本発明の他の実施例の標本化周波数変換装置 の標本化周波数比検出回路の概略構成を示すプロック図 である。

【図12】図11に示す他の実施例の標本化周波数変換 装置の標本化周波数比検出回路の動作を説明するための 10 14 補間処理回路 図である。


【図13】従来の標本化周波数変換装置に用いられる標

20 本化周波数比検出回路の動作を説明するための図であ る。

【符号の説明】

- 2 再標本化用パッファメモリ
- 3 補間処理回路
- 7 標本化周波数比検出回路
- 8 コントローラ
- 12 8Fsオーバーサンプリングフィルタ
- 13 再標本化用バッファメモリ
- - 19 再標本化周波数信号出力回路
 - 20 帯域制限フィルタ

(図1)




標本化筒波数変換装置のブロック図


Rn.NEW Rn+4Rn T≝/Ts≔Rn

[図2]


標本化開波敷比検出回路の動作説明図

[図3]







標本化周波微比検出回路とコントローラのブロック図



長周期での標本化層波数比検出回路の動作説明図


標本化開波数比較出回路の動作説明図





標本化局波数比検出回路のブロック図

[図11]



標本化開波数比検出回路のブロック図